## PROCESS MODE CONTROL UNIT

Publication number: JP54139446

Publication date: 1979-10-29

Inventor:

**ISHIKAWA TATSUO** 

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06F15/16; G06F15/177; G06F15/16; (IPC1-7):

G06F15/16

- European:

Application number: JP19780047220 19780421 Priority number(s): JP19780047220 19780421

Report a data error here

#### Abstract of JP54139446

PURPOSE:To ensure a highly effective and efficient operation of the system by realizing a free switching based on the designated contents of FF for the system process between the dual mode and the multiprocessor mode. CONSTITUTION: In case mode FF M-FF to designate the system process mode are reset with indication of the dual mode, an integral control is given to the input output lines between system control part SC and CPU11 plus 12 under the control of switch control circuit SM based on the contents of M-FF. Thus, CPU11 and 12 process the same data in parallel and simultaneously, and at the same time output control gate G is given the opening control. And the information of the comparison result obtained from comparison part COM is taken into SC. While in case M-FF is set to indicate the multiprocessor mode, CPU11 and 12 carry out different processes independently. At the same time, G is given the closing control to inhibit the output of COM.

Data supplied from the esp@cenet database - Worldwide

## (9)日本国特許庁(JP)

⑪特許出願公開

# ⑩公開特許公報 (A)

昭54-139446

\$DInt. Cl.²G 06 F 15/16

庁内整理番号 7165--5B

计 移公開 昭和54年(1979)10月29日

発明の数 1 審査請求 未請求

(全 6 頁)

匈処理モード制御装置

**创特** 

頭 昭53--47220

20出

頁 昭53(1978)4月21日

仰発 明 者 石川達夫

青梅市末広2丁目9番地の1

東京芝浦電気株式会社青梅工場

内

砂出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江武彦

外2名

明 細 電

1,発明の名称

処理モード制御装置

### 2. 特許額求の範囲

### 3.発明の詳細な説明

との発明は複数の計算機を用いて構成される 電子計算機複合体システムに於いて、処理すべ き業務内容等に応じシステム処理モードを任意 に選択切換する処理モード制御装置に関する。

一般に2台の計算機を用いて構成される複合体システムに於いては、2台の計算機に同一のデータ処理を並行して行なわせ、これら各計算機の処理内容を逐次比較監視しながら業務を実行してゆく、システムの高信頼性を主目的と、2台の計算機にそれぞれ別の仕事を行なわせてシステムスループットの向上を計つた所謂マルチプロセッシングシステム(multi processing system)とがある。

一方、計算機システムで処理される業務には、例えば、各地域に分散している多数の端末からの情報を逐次処理してゆくような類いの処理のやり直しができないもの(以下(1)の業務と称す)と、例えばセンタの専任オペレータによつて扱われるカードリーダ等から入力されるデータの処理を実行するような比較的容易に処理のやり直しができるもの(以下(2)の業務と称す)との性格の異なる2種類の業務が存在し、通常多く

のとの種計算機システムに於いては、上記した 2種類の業務(1),(2)が組合わさつた形で業務処 理を実行している。とれら2種の形態(1),(2)の 菜務のうち、処理のやり直しができない(1)の菜 務を行なり場合は上配デュアルシステム構成が 望ましく、また処理のやり直しが比較的容易に できる(2)の業務を行なり場合は上記マルチプロ セッシングシステム構成が望ましい。しかしな がら従来の複合体システムでは、システム処理 モードがデュアルモードまたはマルチプロセッ シングモード等、何れか単一のモードに固定化 されたハードウエア構造となつていた。従つて デュアルシステム 構成とした場合、或るデータ 処理に対してシステム処理能力の面で問題が生 じ、またマルチプロセッシングシステム構成と した場合、或るデータ処理に対してシステム信 頼性の面で問題が生じる等、システムの有効か つ効率的な運用面に対して問題が残されていた。 との発明は上記実情に鑑みなされたもので、

簡単なバードウエア構成により、処理すべき業

3

する比較部(以下COM と呼称する)システ ム処理モード(デュアルモード/マルチブロセ ッサモード)を指定するモードフリップフロッ ブ ( 以下 M - F F と呼称する ) 。 この M - F F がデュアルモードを示している際に上記COM の比較結果を出力制御する出力制御ゲート(以 下Gと呼称する)、上記M-FFの内容に基づ いて C P U 1 1 , 1 2 と システムコントロール 部(以下SCと呼称する)との間の入出力ライ ンを統合・分離制御する切換制御回路(以下 SMと呼称する)等が設けられる。ととで上記 MーFFはソプトウエア命令またはマニュアル 操作指令に基づいてセット/リセット制御され 、 るもので、例えばセット状態でマルチブロセッ サモード、リセット状態でデュアルモードを示 し、通常時はリセット状態となつてデュアルモ - ドを示している。

而して上記M-FFがリセット状態となつて デュアルモードを示している際は、上記 M-FF の内容に基づく8 Mの制御でCPU11,12 務内容等に応じてシステム処理モードをデュア ルモードまたはマルチブロセッサモードに任意 に切換えることのできる処理モード制御装置を 提供することを目的とする。

以下図面を参照してこの発明の一寒旅例を脱 明する。先ず具体的な構成を説明するに際し、 第1図および第2図を用いて観略説明を行なり。 第1図に於いて、11,12はそれそれが同一 機能構成をなす中央処理装置(以下CPUと呼 称する)であり、とのCPU11、12は、シ ステムコントロールユニット(以下SCUと呼 称する)13のポートP。,P,に接続されて. SCU13のデータ投受制御により、メインメ モリ ( M M ) 1 4 , 1 δ 、 または入出力チャネ ル装置(CHU)」6 に接続された入出力装置 との間のデータ投受を可能とし、更にCPU 11,12相互間のデータ投受を可能としてい る。而して上記SCU13内には、ポートP。 で受けたCPU11の処理データとポートP. で受けたCPU12の処理データとを比較監視

4

とSCとの間の入出カラインが統合制御され、 CPU11,12が同一のデータを同時並行処理するとともに、Gが開制御されてCOMより得いのであるともに、Gが開制御されてCOMよりである上記Mードドがセット状態となってを記が、上記Mードドの内容に基づくSMの制御でCPU11,12とSCとの間の入出カラインが分離制御され、CPU11,12がそれぞれ独立したデータ処理を行なうとともに、Gが開制御されてCOMの出力が禁止されるものである。

第2図は一対のCPUIIA、12Aで構成される第1のシステム(#A)と他の一対のCPUIIB、12Bで構成される第2のシステム(#B)とをもつ複合計算機システムにこの発明を採用した際の一構成例を示すもので、ここでは上記M-FFがデュアルモードを示している際に、一対のCPUIIA、12Aで構成される第1のシステム#Aと、他の一対のCPUIIB、12Bで構成される第2のシス

特別昭54-139446(3)

構成する一対のCPU11B,12Bの処理出 力を比較照合する第2の比較部(以下COM-B と呼称する). 104,105は上配M-FF 101の内容に基づいて対応するCOM-A 102, COM-B103の出力を制御するア ンドゲートである。また106万至115は上 記M-FF101の内容に基づいて第1をよび 第2のシステム#A,#Bの各CPU11A. 12A,11B,12Bとシステムコントロー ル部(以下SCと呼称する)116との間の入 出力ラインの切換制御を行なり切換制御回路 (SM)を構成するもので、106は上記M-FF101がリセット状態となつてデュアルモ ードを示している際にCPU12Aからのプロ セッサ番号に関係する信号群を出力制御するア ンドゲート、107はこのアンドゲート、106 の出力およびCPU11Aからのプロセッサ番 号に関係する信号群を受けてこれを第1のシス テム# A 用の信号線 2 0 1 A に送出するオアゲ

- ト、108はCPU11BおよびCPU12B

8

7

テム# B とがそれぞれデュアルモードで殺倒さ

れ、M-FFがマルチプロセツサモードを示し

ている際に第1のシステム#Aを構成する一対

の C P U 1 1 A , 1 2 A および 第 2 の システム

# B を構成する一対の C P U 1 1 B , 1 2 B が

それぞれ独立した処理を行なりすなわちマルチ

プロセッサモードで稼働される構成としたもの

であり、以下との構成を例にとつてとの発明の

処理モード制御装置の具体的な一寒施例を説明

第3図に於いて、101は上記第1のシステ

ム# A を構成する一対の C P U 1 1 A 、12 A

CPU11B,12Bをデュアルモードで稼働

させるかマルチプロセツサモードで象倒させる

かを指示するモードフリップ(以下MIFFと

呼称する)、102は第1のシステム#Aを襟

成する一対のCPU11A,12Aの処理出力

を比較照合する第1の比較部(以下COM-A

と呼称する)、103は第2のシステム#Bを

および第2のシステム#Bを構成する一対の

**する。** 

からのブロセツサ番号に関係する信号群を受け るオアゲート、109は上記M-FF101が リセット状態となつている際に上記オブゲート 108より得られる信号群を出力制御するアン ドグート、110は上記M-FF101がセッ ト状態となつてマルチプロセッサモードを示し ている際にCPUI2Aからのプロセツサ番号 に関係する信号群を出力制御するアンドゲート、 111は上記アンドゲート109,110の出 力を受けてとれを信号線 2 0 1 B に送出するオ アゲート、112は上配M-FF101がりセ ツト状態となつている際に信号線 2 0 2 Aを介 してSC116より送出される信号群を出力制 御するアンドゲート、113は上記M-FF 101がセット状態となつている際に信号線 202Bを介してSC116より送出される信 号群を出力制御するアンドゲート、114は上 記アンドゲート112,113の出力を受けて とれをCPU18Aへ送出するオアゲート。 115は上配M-FF101がリセット状態と

なつている際に信号線202Bを介してSC 116より送出される信号群を出力制御しとれ を第2のシステム#BのCPU11B,12B に送出するアンドゲートである。

なおととでは説明の便宜上、各CPU11A、 12A,11B,12BとSCU との間を接ぐポート・ を省略して示している。

ととで作用を説明する。

M-FF101がリセツト状態となつている 際は第1のシステム#Aを構成するCPU11A, 12Aと、第2のシステム#Bを構成するCPU 11B,12Bとが共にデュアルモードで稼働 される。すなわちM-FF101がリセット状 態となつている際はアンドゲート104,105, 106,109,112,115 が共に開制御され、と れによつてCOM-A102より得られるCPU 11A,12Aの処理出力の比較結果情報はア ンドゲート104を介してSC116に送られ、 COM-Biosより得られるCPU11B, 12Bの処理出力の比較結果情報はアンドゲー

ト105を介してSC116に送られる。

またCPU12Aからのプロセッサ番号に関 係する信号群はアンドゲート106、オアゲー トIO7を介し、第1のシステム#Aの信号級 201Aを介してSC116に送出される。-方、 C P U 1 1 B , 1 2 B からのプロセッサ番 号に関係する信号群はオアゲート108で統合 された後。アンドゲート109を介し、更にオ アゲート111. ブロセツサ#Bの信号級201B を介してSC116に送出される。またSC 116より送出される第1のシステム#A用の 応答信号群は信号級202人を介してCPU 111人へ送られるとともに、アンドゲート112 を介し、更にオアゲート114を介してCPU 12 A に送られる。一方、8 C 1 1 6 より送出 される第2のシステム#B用の応答信号群は信 号線202Bを介し、更にアンドゲート115 を介してCPU11B、12Bに送られる。

このように M - F F 1 0 1 がリセット状態に ある際は、C P U 1 1 A , 1 2 A が共に同一の

11

# A , C P U 1 2 A が第 2 のシステム # B とし てそれぞれマルチプロセツサモードで稼働する もので以下にその動作を説明する。なお、M-FF101がセット状態にあるときはCPU 11B,12Bは禁止状態となる。M-FF 101がセツト状態になることにより、アンド 7-1104,105,106,109,112, 115が共に閉じ、とれに代つてアンドゲート 110,113が共に開く。これによつて COM-AIO2,COM-BIO3の出力が 共に禁止されるとともに、信号級201B. 202Bを介すCPU11B,12BとSC 116との間の信号授受が断たれる。而して CPU11Aからのプロセッサ番号に関係する 信号群はオアゲート107を介し、更に第1の システム# A用の低号線201Aを介してSC 116に送られるが、CPU12Aからの同様 の信号群はアンドグート106が閉じられてい るため上記信号線201Aには送られず、これ に代つてアンドゲート110が開かれるため、

第1のシステム#A用の信号級201A,202A を介してSC116との間で信号授受を行ない、 CPU11A,12Aが第1のシステム#Aと して同時並行処理を実行して、その処理出力の 比較結果情報がSC116に送出されている。 更に、CPU11B,12Bが共に同一の第2 のシステム # B 用の信号額 2 0 1 B , 2 0 2 B を介してSC116との間で信号投受を行ない。 C P U 1 1 B , 1 2 B が第 2 のシステム # B と して同時並行処理を実行して、その処理出力の 比較結果情報がSC116に送られる。すなわ ち、MIFF101がリセット状態となつてい る際は、第1のシステム#Aを構成する一対の CPU11A,12Aと、餌2のシステム#B を構成する一対の C P U 1 1 B , 1 2 B とがそ れぞれデュアルモードで殺倒される。

またM-FF101がソフトウエア命令政いはマニュアル指定によりセット状態となつた際は、第1のシステム#Aを構成するCPU11A,12AのうちCPU11A,

12

CPU12Aからのブロセッサ番号に関係する信号群は第2のシステム#Bの信号群として上記アンドゲート110、およびオアゲート111を介し、第2のシステム#B用の信号酸 201Bに送出される。一方、SC116より送出される第1のシステム#A用の信号群は信号線 202Aを介してCPU11Aには送られるが、アンドゲート112が閉じているため、CPU12Aには送られず、これに代つてアンドゲート113が開かれているため、CPU12Aには信号線 202Bを介してSC116より送出される第1のシステム#B用の信号群が送られる。

とれにより、 C P U I I A は第 1 のシステム # A 用の信号線 2 0 1 A , 2 0 2 A を介して S C I I 6 との間で信号投受を行ない第 1 のシステム # A として処理動作を実行する。また C P U I 2 A は第 2 のシステム # B 用の信号線 2 0 I B , 2 0 2 Bを介して S C I I 6 との間 で信号投受を行ない第 2 のシステム # B として 独立した処理動作を実行する。とのように、M-FF101がセット状態となつた際は、CPU11A,12Aがマルチブロセッサモードでそれぞれ独立して稼働される。

上記した処理モードの切換制御手段により. 例えばシステムイニシャル状態時にM-FF 101をリセット状態としてCPU11A, 12Aをデュアルモードドで稼働させ、とのモ - ドFでCPU11A、12Aが正常に動作し ていることを診断プログラムを通すことにより 可認し、この確認の後、上記M-FF101を セットしてCPU11A , 1 2 A をマルチブロ セツサモードにする。更に、その袋はソフトウ エナの制御のもとに間歇的にM-FF101を リセツト状態としてデュアルモードにより診断 を行なり。とのようなモード処理側部を行なり **ととにより、CPU11B,12Bを必要とせ** ずに、一対のCPU11A,12Aのみを用い て、二対のCPU11A,12A,11B, 12Bを使用した構成時と略同様の処理を効率

15

### 4.図面の簡単な説明 ・・

第1図および第2図はこの発明の観略的構成 例をそれぞれ示すプロック図、第3図はこの発 明の具体的な一実施例を示すプロック図である。

11A,12A,11B,12B...CPU.

101…モードフリップフロップ(M-FF)。 102,103…比較部(COM-A,COM-B)。 104,105,106,109,110,112,113, 115…アンドゲート。

107,108,111,114…オアゲート. 116…システムコントロール部 (SC)。

出願人代理人 弁理士 给 紅 武 彦


良く実行することができる。 特開昭54-139 446(5)

なお上記した契施例ではM-FF101の内容に共立いて第1のシステム#Aを構成すると対のCPU11A,12Aをデユアルモードとに切換える構成としたが、とれに殴らず例えばM-FF101の内容に共びのCPU11A,12Aと第2のシステム
#Bを構成する一対のCPU11B,12Bとを共にデユアルモードとしてもないとしてもないとしてもないにより、それぞれが対をなけるにより、では数はいいでは数はいいのがある。


以上詳記したようにこの発明によれば、簡単なハードウェア構成により、処理すべき業務内容等に応じて処理モードをデュアルモードまたはマルチプロセツサモードに任意に切換えるととのできる処理モード制御装置が提供できる。

16

**并 1 図** 



**升** 2 図



才 3 図

